⑩ 日本国特許庁(JP)

① 特許出願公開

平4-116985 ⑫ 公 開 特 許 公 報(A)

⑤Int. Cl. ⁵

識別記号

庁内整理番号

43公開 平成4年(1992)4月17日

H 01 L 29/788 27/112 29/792

7514 - 4M 8831 - 4M29/78 27/10 H 01 L 4 3 3

(全5頁) 審査請求 未請求 請求項の数 1

半導体メモリ装置 60発明の名称

> ②特 願 平2-237434

22出 願~平2(1990)9月7日

生 中村 @発 者 日本電気株式会社 東京都港区芝5丁目7番1号 日本電気株式会社内

東京都港区芝5丁目7番1号

弁理士 内原 個代 理人

発明の名称

②出

願人

半導体メモリ装置

特許請求の範囲

フローティングゲートトンネル酸化膜型不揮発 性メモリ素子及びセレクトトランジスタを含む半 導体メモリ装置において、

前記フローティングゲートトンネル酸化膜型不 揮発性メモリ素子のドレイン側には、第1のセレ クトゲートを具備した第1のセレクトトランジス タを有し、

前記フローティングゲートトンネル酸化膜型不 揮発性メモリ素子のソース側には、第2のセレク トゲートを具備した第2のセレクトトランジスタ を有し、

前記フローティングゲートトンネル酸化膜型不 揮発性メモリ素子のフローティングゲート下に は、ディブレッション型のチャンネル領域を有す ることを特徴とする半導体メモリ装置。

発明の詳細な説明。

〔産業上の利用分野〕

本発明は半導体メモリ装置に関し、特にフロー チィングゲートトンネル酸化膜型(以後、FLO TOX型と略記する)不揮発性メモリ素子を有す る半導体メモリ装置に関する。

〔従来の技術〕

第3図の断面図を用いて、従来のFLOTOX 型不揮発性メモリ素子を有する半導体メモリ装置 の構造を説明する。

P型半導体基板 1 1 に、低濃度 N型不純物層 8 , ゲート酸化膜12,及びセレクトゲート1とか らなるメモリ素子選択のためのセレクトトランジ スタが形成されている。P型半導体基板11表面 にはこのセレクトトランジスタと電気的に接続さ れるようにメモリ素子のドレイン,ソースとなる N型不純物層 B, B a が形成され、更に、P型半 導体基板11上にはゲート酸化膜12が、N型不 上述の構造を有する半導体メモリ装置における動作原理は以下のようになっている。コントロロルゲート3に高電圧を印加することにより、マローティングゲート4にトンネル酸化膜10を注入するのでN型不純物層6から電荷(電子)を注入する。あるいは、セレクトゲート1を含むセレクトランスタを介してN型不純物層6に高電圧を印かってとにより、フローティングゲート4からN

しかし、従来構造のメモリ素子では、一般に Vcaセンタ値は+3V程度の値を示す。

そのため、例えば電源電圧が低い場合には基準電圧をVcaセンタ値まで高くできないという問題が生じる。これと並んで、使用電源電圧が3~7Vと広い場合にはその中で安定した基準電位を発生できなくなるか、あるいは基準電位を安定化させるために複雑な回路の付加を余儀なくさせられるという問題がある。

型不純物層 B に電荷(電子)を放出する。 その結果、ゲート酸化膜 1 2 にかかる電界が変化し、コントロールゲート 3 に基準電位を印加したとき、メモリ素子に電流が流れるか否かで「1」あるいは「0」の判定を行なっている。

〔発明が解決しようとする課題〕

上述しただされる。 を含めている。 とできないでは、 を含めている。 を含めている。 を含めている。 を含めている。 を含めている。 を含めている。 をおけれる。 をおけれる。 をおけれる。 をおけれる。 をおけれる。 をおけれる。 をからいる。 をがらいる。 をがらいる。 をがらいる。 をがらいる。 をがらいる。 をがらいる。 をないる。 をない。 をないる。 をない。 をない。 をないる。 をないる。 をないる。 をないる。 をないる。 をないる。 をないる。 をない。 をないる。 をないる。 をないる。 をないる。 をないる。 をないる。 をないる。 をないる。 をないる。 をない。 をないる。 をないる。 をないる。 をないる。 をない。 をない。 をない。 をない。 をない。 をない。 をないる。 をない。 をない

逆に、 V coセンタ値を与 0 V に下げようとすると、前述の第 1 の問題がより顕著に表われるために、ソースラインの充電時間により書込時間を長くしてしまうという問題が生じる。

(課題を解決するための手段)

(実施例)

次に本発明について図面を参照して説明する。 第1図は本発明の第1の実施例を説明するため の断面図である。

P型半導体基板11表面にメモリ素子のドレイ ン, ソースとなる N 型 不 純 物 層 6, 6 a を 形 成 し、メモリ素子のゲート領域に例えば熱酸化法に よりゲート酸化膜12を形成する。次にフォトリ ソグラフィ技術,イオン注入技術を用いて、チャ ンネル領域7aをディプレッションあるいはこれ に近い状態にするために、例えば加速エネルギー 50~70keV, 1×10¹²cm⁻²程度の点を イオン注入する。続いて、フォトリッグラフィ技 術,エッチング技術によりトンネル窓を開口し、 例えば熱酸化法によりトンネル酸化膜10を形成 する。次にLPCVD法により膜厚200~40 0 n m 程度の多結晶シリコン膜を堆積し、多結晶 シリコン膜にN型不純物を添加した後これをパタ ーニングしてフローティングゲート4を形成す る。その後、熱酸化法等によりフローティングゲ ート4表面に絶縁膜13を形成する。更にLPC VD法により多結晶シリコン膜を堆積してN型不 純物を添加した後、これをパターニングして第1 セレクトゲート5a,第2セレクトゲート5b,

及びコントロールゲート 3 形成する。続いて、第1セレクトゲート 5 a ,第2セレクトゲート 5 b ,及びコントロールゲート 3 をマスクに用いたイオン注入により低温度 N 型不純物層 8 が形成され、これにより第1のセレクトトランジスタが形成される。引き続いて、層間絶縁膜 9 が堆積され、第1セレクトトランジスタの低温度 N型不純物層 8 上の層間絶縁膜 9 に開口部が設けられ、この開口部にアルミ配線(デジット線)2 が形成される。

上述の製造方法により、FLOTOX型不揮発性メモリ素子、第1のセレクトトランジスタ、及び第2のセレクトトランジスタから構成される本実施例の半導体メモリ装置が得られる。

上述の半導体メモリ装置において、フローティングゲート4の電荷(電子)の放出・注入,及び 読出しは、以下の動作により実現できる。

フローティングゲート 4 への電荷の注入は、従来と同様、コントロールゲート 3 に高電圧を印加することにより N 型不純物層 6 からなされる。ま

た、第1セレクトゲート5 a , 及びアルミ配線 (デジット線) 2 に高電圧を印加し、第2セレクトゲート 5 b , 及びコントロールゲート 3 は接地の 1 とにより、フロールグゲート 4 からの電荷の放出が行なわれる。この状態で、フローをでいるの放出が行なわれる。この状態でで、ファンが 1 というのでは 2 セレク ファンで 1 ないのが 1 ないのが 2 セレク ファンで 1 ないのが 1 ないのが 2 セレット 5 N をよりカット され、メモリ素 2 でいることはない。

更にデータの読出しにおいては、第1セレクトゲート5a,及び第2セレクトゲート5bにある電位を印加し、コントロールゲート3は接地し、アルミ配線(デジット線)2に電圧を印加し、電流が流れるか否かで「1」または「0」の判定が可能である。

第2図は本発明の第2の実施例を説明するため の断面図である。

本実施例においては、第2セレクトゲート5 c の形成はフローティングゲート3の形成と同時に 行なう。次に、フローティングゲート 3 及び第 2 セレクトゲート 5 cをマスクにしたイオン注入により、低濃度 N 型不純物層 1 4 が形成される。絶縁膜 1 3 a は絶縁膜 1 3 と同時に形成される。低濃度 N 型不純物層 8 と同時に形成される。

本実施例によれば、半導体メモリ装置の縮小が可能となり、また、本発明の第1の実施例に比べて動作特性上何ら遜色はない。

(発明の効果)

以上説明したように本発明は、FLOTOX型不揮発性メモリ素子及びセレクトトランジスタから構成される半導体メモリ装置において、FLOでは、FLOでは、チャーのセレクトゲートを具備した第1のセレクトがトランジスタを有し、FLOでのエレクトをは、チャーを具備した第2のセレクトトランジスタを有し、FLOでのエン型のチャングゲート下には、ディブレッション型のチャン

特開平4-116985(4)

ネル領域を有している。

これにより、データ書込時にソースラインを充 電する時間は不用となり、書込速度を低下させず に書込が行なえるようになる。

また、フローティングゲート下のチャンネル領 域をディブレッション状態あるいはこれに近い状 態にしておくことにより、 V coセンタ値を O V 前 後に設定できるようになり、 読出し時にコントロ ールゲートに印加する基準電圧発生回路は通常の 単純な構成ですむことになる。


図面の簡単な説明

第1図は本発明の第1の実施例を説明するため の断面図、第2図は本発明の第2の実施例を説明 するための断面図、第3図は従来のFLOTOX 型不揮発性メモリ素子を有する半導体メモリ装置 の構造を説明するための断面図、第4図は従来の 半導体メモリ装置の回路図、第5図は従来の半導 体メモリ装置の書込・消去特性を説明するための グラフである。

1…セレクトトランジスタ、2…アルミ配線(デジット線)、3…コントロールゲート、4…フ ローティングゲート、5a… 第1セレクトトラン ジスタ、5b,5c…第2セレクトトランジス タ、 6 , 8 a ··· N 型不純物層、 7 , 7 a ··· チャン ネル領域、 8 , 8 a , 1 4 … 低濃度 N 型不純物 層、8…層間絶縁膜、10…トンネル酸化膜、 1 1 ··· P 型半導体基板、12 ··· ゲート酸化膜、 13,13a…絶縁膜。

D 1, D 2, D 3 … デジット線、M 1, M 2, M3···FLOTOX型不揮発性メモリ素子、S1 **, S2, S3…FLOTOX型不揮発性メモリ素** 子のソース。

> 代理人 弁理士



2…アジット線

3…コントロールゲート

4…フローティングゲート

5a…第 1 セレクトゲート

56…第2セレクトゲート

6,6a…N 型不純物層

7a…チャンネル領域

8.8a…低邊度 N 型不純物層

9…層間絶縁膜

10…トンネル酸化膜

11···P 型半導体基板

12…ゲート酸化膜

13…絶縁膜

- 11

2…アジット線

3…コントロールゲート

4…フローティングゲート

5a…第1セレクトゲート

5c…第2セレクトゲート

6.6a…N 型不純物層

7a…チャンネル領域

8,8a,14…低**设度 N 型不純物層**

9…層間絶縁膜

10…トンネル酸化膜

11···P 型半導体基板


12…ゲート酸化膜

13,13a…絶縁膜

第1図

第2図

特開平4-116985 (5)



1…セレクトゲート

8…低濃度 N 型不純物層

2…アジット線

9…層間絶縁膜

3…コントロールゲート

10…トンネル酸化膜

4…フローティングゲート

11…P 型半導体基板


6,6a…N 型不純物層

12…ゲート酸化膜

7…チャンネル領域

13…絶縁膜

第3図



第5図